

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Hitoshi ASADA, et al.

Serial No.: Not Yet Assigned

Filed: January 4, 2001

For: CMOS IMAGE SENSOR AND MANUFACTURING METHOD OF THE SAME

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Director of Patents and Trademarks Washington, D.C. 20231

January 4, 2001

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2000-113473, filed April 14, 2000

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of these applications be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

> Respectfully submitted, ARMSTRONG, WESTERMAN, HATTORI McLELAND & NAUGHTON, LLP

Atty. Docket No.: 001694

Suite 1000, 1725 K Street, N.W.

Washington, D.C. 20006

Tel: (202) 659-2930

Fax: (202) 887-0357

WGK/II

William G. Kratz, Jr.

Reg. No. 22,631

日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 4月14日

出 願 番 号 Application Number:

特願2000-113473

出 願 人 Applicant (s):

富士通株式会社

2000年 9月 8日

特 許 庁 長 官 Commissioner, Patent Office





特2000-113473

【書類名】 特許願

【整理番号】 0040304

【提出日】 平成12年 4月14日

【あて先】 特許庁長官殿

【国際特許分類】 H04N 5/335

【発明の名称】 CMOSイメージセンサ及びその製造方法

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 浅田 仁志

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 宮沢 清志

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100091672

【弁理士】

【氏名又は名称】 岡本 啓三

【電話番号】 03-3663-2663

【手数料の表示】

【予納台帳番号】 013701

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 9704683

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 СМОSイメージセンサ及びその製造方法

【特許請求の範囲】

٠.

【請求項1】 半導体基板に不純物を導入して形成されたフォトダイオードと、前記半導体基板に不純物を導入して形成された複数のMOSトランジスタとにより構成されるCMOSイメージセンサにおいて、

前記フォトダイオードの不純物領域と接続した不純物領域を有するMOSトランジスタの少なくとも前記フォトダイオード側の前記不純物領域の表面にシリサイド膜がなく、他のMOSトランジスタの不純物領域の表面にシリサイド膜が設けられていることを特徴とするCMOSイメージセンサ。

【請求項2】 半導体基板に形成されたフォトダイオードと、

前記半導体基板に形成され、前記フォトダイオードの不純物領域に連続する不 純物領域をドレインとする第1のMOSトランジスタと、

前記半導体基板に形成され、前記第1のMOSトランジスタのソースに連続する不純物領域をソースとする第2のMOSトランジスタと、

前記半導体基板に形成され、前記第2のMOSトランジスタのドレインに連続する不純物領域をソースとする第3のMOSトランジスタとを有し、

前記第1のMOSトランジスタの前記ドレインの表面にはシリサイド膜がなく、前記第1のMOSトランジスタのソースの表面、並びに前記第2のMOSトランジスタのソース及びドレインの表面にシリサイド膜が形成されていることを特徴とするCMOSイメージセンサ。

【請求項3】 前記半導体基板に、前記第3のMOSトランジスタから出力 される信号を処理するMOSトランジスタ回路が形成されていることを特徴とす る請求項2に記載のCMOSイメージセンサ。

【請求項4】 半導体基板に不純物を導入しフォトダイオードを形成する工程と、

前記半導体基板の上にゲート絶縁膜を介してゲート電極を形成する工程と、

前記半導体基板にN型不純物を導入して前記フォトダイオードのカソードに連続したN型不純物領域を有するリセットトランジスタを含む複数のNチャネルM

OSトランジスタを形成する工程と、

少なくとも前記フォトダイオードの上から前記リセットトランジスタの前記フォトダイオード側の不純物領域の上までの領域を覆う第1の絶縁膜を形成する工程と、

前記半導体基板の上側に金属膜を形成し、該金属膜中の金属と前記シリコン基 板の表面のシリコンとを反応させてシリサイド膜を形成する工程と

を有することを特徴とするСМОSイメージセンサの製造方法。

【請求項5】 前記シリサイド膜を形成する工程の後に、

前記金属膜を除去し、前記シリサイド膜のみを残す工程と、

前記半導体基板の上側に第2の絶縁膜を形成する工程と、

前記第2の絶縁膜に、前記リセットトランジスタの前記フォトダイオード側不 純物領域に到達するコンタクトホールと、所定の前記シリサイド膜に到達するコ ンタクトホールとを形成する工程と、

前記コンタクトホールに導電体を埋め込み前記第2の絶縁膜上に導電膜を形成 する工程と、

前記導電膜をパターニングして配線を形成する工程と

を有することを特徴とする請求項4に記載のCMOSイメージセンサの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体基板に形成されたフォトダイオード及びMOSトランジスタ により構成されるCMOSイメージセンサ及びその製造方法に関する。

[0002]

【従来の技術】

近年、固体撮像素子として、CMOSイメージセンサが広く使用されるようになった。CMOSイメージセンサは、CCD (Charge Coupled Device) に比べて消費電力が小さく、単一電源で駆動可能であること、タイミング発生回路や読み出し回路及びA/Dコンバータ等の周辺回路を一体的に形成可能であることな

ど、種々の長所がある。

[0003]

図21はCMOSイメージセンサの1画素の等価回路図である。この図21に示すCMOSイメージセンサの1画素は、1個のフォトダイオードPDと3個のNチャネルMOSトランジスタT1, T2, T3とにより構成されている。フォトダイオードPDのカソードはトランジスタT1のドレイン及びトランジスタT2のゲートに接続されている。トランジスタT1, T2のソースは、いずれも基準電圧VRが供給される電源線に接続されている。また、トランジスタT1のゲートには、リセット信号RSTが供給されるリセット線に接続されている。

[0004]

トランジスタT3 のソースはトランジスタT2 のドレインに接続され、ドレインは信号線を介して読み出し回路(図示せず)に接続され、ゲートはセレクト信号SLCTが供給される列選択線に接続されている。

なお、トランジスタT1 はリセットトランジスタといわれ、トランジスタT2 はドライブ用トランジスタ、トランジスタT3 は選択用トランジスタといわれる

[0005]

CMOSイメージセンサでは、半導体基板に図21に等価回路で表される複数の画素が水平方向及び垂直方向に並び、更にそれらの画素が形成された領域の外側に読み出し回路やA/D(アナログデジタル)変換回路等の周辺回路が形成されている。

なお、特開平10-248035号公報には、リセットトランジスタのゲート に供給する信号の電位を3段階に変化させ、CMOSイメージセンサのダイナミ ックレンジを拡大する駆動方法が開示されている。

[0006]

【発明が解決しようとする課題】

ところで、図21に示す回路を半導体基板に形成する場合、半導体基板に形成 されたMOSトランジスタのソース・ドレインと、半導体基板の上に絶縁膜を介 して形成された配線とを電気的に接続することが必要である。単に、絶縁膜にコ ンタクトホールを形成し、該コンタクトホールに導電体を埋め込んだだけでは、 導電体とソース・ドレインとの接触抵抗が大きくなる。MOSトランジスタのソ ース・ドレインの表面にシリサイド膜を形成し、該シリサイド膜を介してソース ・ドレインと配線とを電気的に接続することにより抵抗値を低減することも考え られるが、そうすると、リセットトランジスタとフォトダイオードとの接続部分 でリーク電流が増加して、特性劣化の原因となる。なお、リーク電流には、フィ ールド酸化膜のエッジ部分でリークする周辺長成分とPN接合部でリークする面 積成分とがある。周辺長成分のリークの原因は、フィールド酸化膜のエッジの注 入イオン濃度が薄くなっていると考えられる部分で、注入イオンがシリサイド中 に吸収され、更にイオン濃度が薄くなるためと考えられる。また、面積成分は、 シリサイド形成時に空乏層が金属原子で汚染されることにより増加すると考えられる。

[0007]

以上から、本発明は、MOSトランジスタのソース・ドレインと配線との間の 抵抗値を低減し、リセットトランジスタのドレイン部でのリーク電流を抑制した CMOSイメージセンサ及びその製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】

上記した課題は、半導体基板に不純物を導入して形成されたフォトダイオードと、前記半導体基板に不純物を導入して形成された複数のMOSトランジスタとにより構成されるCMOSイメージセンサにおいて、前記フォトダイオードの不純物領域と接続した不純物領域を有するMOSトランジスタの少なくとも前記フォトダイオード側の前記不純物領域の表面にシリサイド膜がなく、他のMOSトランジスタの不純物領域の表面にシリサイド膜が設けられていることを特徴とするCMOSイメージセンサにより解決する。

[0009]

本発明においては、フォトダイオードの不純物領域と接続する不純物領域を有するMOSトランジスタ(リセットトランジスタ)のソース・ドレインのうちフォトダイオード側の不純物領域の上に、シリサイド膜が形成されていない。この

ため、金属原子に起因するリーク電流の増大が防止され、ノイズの少ないCMO Sイメージセンサが得られる。

[0010]

また、本発明においては、リセットトランジスタを除くMOSトランジスタの不純物領域の上に、シリサイド膜が形成されている。そして、このシリサイド膜を介して配線と不純物領域とが電気的に接続される。これにより、配線と不純物領域との間のコンタクト抵抗が低くなり、電気的特性の低下が回避される。

また、上記した課題は、半導体基板に不純物を導入しフォトダイオードを形成する工程と、前記半導体基板の上にゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体基板にN型不純物を導入して前記フォトダイオードのカソードに連続したN型不純物領域を有するリセットトランジスタを含む複数のNチャネルMOSトランジスタを形成する工程と、少なくとも前記フォトダイオードの上から前記リセットトランジスタの前記フォトダイオード側の不純物領域の上までの領域を覆う第1の絶縁膜を形成する工程と、前記半導体基板の上側に金属膜を形成し、該金属膜中の金属と前記シリコン基板の表面のシリコンとを反応させてシリサイド膜を形成する工程とを有することを特徴とするCMOSイメージセンサの製造方法により解決する。

[0011]

本発明方法においては、フォトダイオード形成部からリセットトランジスタのドレイン部までの領域を絶縁膜で覆い、その後シリサイド膜形成用の金属膜を形成する。これにより、フォトダイオードからリセットトランジスタのドレイン部間での領域の基板表面には金属原子がなく、金属原子に起因するリーク電流の増大が防止される。

[0012]

【発明の実施の形態】

以下、本発明の実施の形態について、添付の図面を参照して説明する。

図1は本発明の実施の形態のCMOSイメージセンサのブロック図、図2は同じくそのCMOSイメージセンサの1画素を示す平面図である。

図1に示すように、半導体基板10には、受光部1、読み出し回路2、タイミ

ング発生回路3及びA/Dコンバータ4等の回路が形成されている。受光部1には多数の画素が配列して形成されている。1つの画素は、図2に示すように、1個のフォトダイオードPDと3個のNチャネルMOSトランジスタT1, T2, T3とにより構成され、その等価回路は図21により表される。また、読み出し回路2、タイミング発生回路3及びA/Dコンバータ4等の回路は、CMOSにより構成される。

[0013]

図3~図18は本発明の実施の形態のCMOSイメージセンサの製造方法を示す図である。なお、図3~図10はフォトダイオード及びリセットトランジスタ部分の断面図、図11~図18は周辺回路のCMOS回路部における断面図である。

まず、図3(a),図11(a)に示すように、半導体基板10の表面を熱酸化させて約3nmの厚さのシリコン酸化膜(図示せず)を形成した後、その上にシリコン窒化膜(SiN膜)11を約115nmの厚さに形成する。そして、シリコン窒化膜11の上に、フィールド酸化膜形成部に対応する部分に窓を有するレジスト膜12を形成し、このレジスト膜12をマスクにしてシリコン窒化膜11をエッチングする。その後、レジスト膜12を除去する。

[0014]

次に、図3(b),図11(b)に示すように、半導体基板10の上側全面にフォトレジスト膜13を塗布し、露光及び現像工程を経て、PチャネルMOSトランジスタ形成部に対応する部分に窓を設ける。そして、この窓を介して半導体基板10にリン(P)を、例えば180keV、1.4×10 13 /cm 2 の条件でイオン注入して、N型不純物領域41を形成する。

[0015]

その後、図3(c),図11(c)に示すように、レジスト膜13を除去し、1150 $\mathbb C$ の温度で熱処理を施して不純物を拡散させ、P $\mathcal F$ \mathcal

次に、図4(a),図12(a)に示すように、900℃の温度で熱処理を施し、シリコン窒化膜11に覆われてない部分に厚さが約370nmのフィールド

酸化膜16を形成する。その後、シリコン窒化膜11を除去する。

[0016]

次に、フォトダイオード形成部のウェルを形成する。すなわち、図4 (b) に示すように、受光部全体にホウ素 (B) を、例えば600keV、 3×10^{12} / cm^2 の条件でイオン注入して、半導体基板10中にP型不純物層(ウェル)43を形成する。

その後、図4(c),図12(b)に示すように、フォトダイオード形成部及 びPチャネルMOSトランジスタ形成部の上をレジスト膜17で覆い、NチャネルMOSトランジスタ形成部にホウ素(B)を、例えば140keV、8×10 12 / c m2 の条件でイオン注入し、Pウェル44を形成するとともに、NチャネルMOSトランジスタのチャネルストップ層44aを形成する。その後、レジスト膜17を除去する。

[0017]

次に、図5(a),図12(c)に示すように、800 $^{\circ}$ の温度で熱処理して 半導体基板10の表面に厚さが約7nmのシリコン酸化膜(ゲート酸化膜)18 を形成する。そして、CVD(Chemical Vapor Deposition)法により、半導体 基板10の上側全面にアモルファスシリコン膜19を約50nmの厚さに形成する。

[0018]

その後、図5(b)に示すように、フォトダイオード形成部のアモルファスシリコン膜19上にレジスト膜20を形成した後、レジスト膜20に覆われていない部分の半導体基板10中にホウ素(B)を、例えば30keV、1.8×10 $^{12}/cm^2$ の条件でイオン注入する。これは、NチャネルMOSトランジスタ及びPチャネルMOSトランジスタのしきい値を調整するために行うものである。その後、レジスト膜20を除去する。

[0019]

次に、図5 (c),図13 (a)に示すように、アモルファスシリコン膜19 の上にWSi (タングステンシリコン)膜21を150nmの厚さに成長する。そして、リン (P)を、例えば40keV、 $8\times10^{15}/cm^2$ の条件でイオン

注入して、アモルファスシリコン膜19を低抵抗化する。

次に、図6(a),図13(b)に示すように、CVD法により、WSi膜2 1の上に、シリコン酸化膜22を約45nmの厚さに形成し、このシリコン酸化 膜22の上に反射防止層として、PVD(Physical Vapor Deposition)法によ りアモルファスカーボン膜(図示せず)を約32nmの厚さに形成する。

[0020]

その後、図6(b),図13(c)に示すように、フォトリソグラフィによりアモルファスカーボン膜、シリコン酸化膜22、WSi膜21、アモルファスシリコン膜20及びシリコン酸化膜18をエッチングして、各MOSトランジスタのゲート電極を形成する。

次に、図6(c)に示すように、フォトダイオード形成部に窓を有するレジスト膜23を形成し、フォトダイオード形成部にリン(P)を、例えば20 k e V、 $4 \times 10^{15} / {\rm cm}^2$ の条件でイオン注入して、N型不純物領域45を形成する。その後、レジスト膜23を除去し、10000の温度で10秒間熱処理を施す

[0021]

次に、図7 (a),図14 (a)に示すように、PチャネルMOSトランジスタ形成部及びフォトダイオード形成部を覆うレジスト膜25を形成し、NチャネルMOSトランジスタ形成部のゲート電極の両側にリン(P)を、例えば20 k e V、 $4 \times 10^{13}/c$ m 2 の条件でイオン注入して低濃度N型不純物領域46を形成する。その後、レジスト膜25を除去する。

[0022]

次に、図7(b),図14(b)に示すように、NチャネルMOSトランジスタ形成部及びフォトダイオード形成部を覆うレジスト膜26を形成し、PチャネルMOSトランジスタ形成部のゲート電極の両側にBF $_2$ を、例えば20keV、 10^{13} /cm 2 の条件でイオン注入して低濃度P型不純物領域47を形成する。その後、レジスト膜26を除去する。

[0023]

次に、図7(c),図14(c)に示すように、半導体基板10の上側全面に

シリコン酸化膜27を120nmの厚さに形成する。そして、シリコン酸化膜27の上にフォトレジスト膜28を形成し、シリサイドブロックとなる部分をパターニングする。本実施の形態では、図2に破線で示す部分、すなわちフォトダイオード形成部からリセットトランジスタT1のドレインに対応する部分までをレジスト膜28で覆う。

[0024]

次に、図8(a),図15(a)に示すように、シリコン酸化膜27を異方性 エッチングして、ゲート電極の側部にサイドウォール29を形成する。その後、 レジスト膜28を除去する。

次に、図15(b)に示すように、PチャネルMOSトランジスタ形成部以外の部分を覆うレジスト膜30を形成し、PチャネルMOSトランジスタのゲート電極の両側にBF $_2$ を、例えば20keV、 $3\times10^{15}/c$ m 2 の条件でイオン注入して、高濃度P型不純物領域48を形成する。その後、レジスト膜30を除去する。

[0025]

また、図8(b),図15(c)に示すように、PチャネルMOSトランジスタ形成部を覆うレジスト膜31を形成し、NチャネルMOSトランジスタのゲート電極の両側に砒素(As)を30keV、10¹⁵/сm²の条件でイオン注入して、高濃度P型不純物領域49を形成する。その後、レジスト膜31を除去する。そして、1000℃の温度で10秒間熱処理して、P型不純物領域48及びN型不純物領域49を活性化する。これにより、LDD構造のNチャネルMOSトランジスタ及びPチャネルMOSトランジスタが完成する。但し、リセットトランジスタ及びPチャネルMOSトランジスタが完成する。但し、リセットトランジスタT1のドレイン側(フォトダイオードとの接続側)ではLDD構造とはならないが、本願発明者らの実験では、このような構造としても実用上支障ないことが確認されている。

[0026]

次に、図8(c),図16(a)に示すように、半導体基板10の上側全面に Tiをスパッタして、厚さが30nmのTi膜32を形成する。その後、700 ℃の温度で90秒間加熱し、半導体基板10と接触している部分のTi膜32を シリサイド化する。

その後、図9(a),図16(b)に示すように、未反応のTi膜32をエッチングにより除去する。これにより、MOSトランジスタのソース・ドレイン領域の表面上にシリサイド膜33が残る。その後、800Cの温度で30秒間熱処理して、シリサイド膜33を安定化させる。

[0027]

次に、図9(b),図16(c)に示すように、半導体基板10の上側全面に 絶縁膜34を形成する。この絶縁膜34は、例えばSiONを200nm、Si O₂を300nmの厚さに積層して形成する。その後、絶縁膜34の上にSOG (Spin 0n Glass)膜36を塗布して表面を平坦化する。

次に、SOG膜35の上にフォトレジスト膜(図示せず)を形成し、露光及び現像工程を経て、コンタクトホール形成部に窓を設ける。そして、この窓を介してSOG膜35及び絶縁膜34をエッチングして、図9(c),図17(a)に示すように、リセットトランジスタのドレインである不純物領域46及び所定のシリサイド膜33に到達するコンタクトホール35aを形成する。その後、レジスト膜を除去する。

[0028]

次に、図10(a),図17(b)に示すように、全面にTiを20nm、TiNを50nmの厚さにスパッタ形成して、Ti膜36を形成する。その後、図10(b),図17(c)に示すように、半導体基板10の上側全面にタングステン(W)膜37を800nmの厚さに形成し、コンタクトホール35aをタングステンで埋め込む。

[0029]

その後、図18(a)に示すように、タングステン膜37をCMP(chemical mechanical polishing)研磨してコンタクトホール35a以外の部分のタングステン膜37を除去する。これにより、タングステンプラグ37aが形成される。そして、Tiを20nm、TiNを50nmの厚さに形成し、その上にA1Cuを500nm、Tiを5nm、TiNを100nmの厚さに形成し、導電膜38を形成する。

[0030]

次いで、図10(c),図18(b)に示すように、導電膜38をパターニングして、所定の配線39を形成する。このようにして、本実施の形態のCMOSイメージセンサが完成する。

上記のようにして形成されたCMOSイメージセンサは、リセットトランジスタT1のドレイン部以外の部分では、トランジスタのソース・ドレインと配線とがシリサイド膜33を介して電気的に接続されているので、接続部のコンタクト抵抗が小さい。また、フォトダイオードPDと直接接続したリセットトランジスタT1のドレイン部にはシリサイド膜が設けられていないので、金属原子に起因するリーク電流の増大が防止され、S/N比が向上する。

[0031]

図20は本実施の形態のCMOSイメージセンサの動作を示すタイミングチャートである。リセット信号RSTは一定の周期で"H"になる信号であり、このリセット信号RSTが"H"になると、フォトダイオードPDのカソード側の電位(図21にAで示す部分に対応する部分の電位)が一定の電圧(VR)になる。その後、リセット信号RSTが"L"になった後、フォトダイオードPDに光が到達すると、フォトダイオードPDに光の強度に応じた電荷が発生する。この電荷によりA点の電位、すなわちトランジスタT2のゲート電圧が変化する。セレクト信号SLCTが"H"になると、そのときのA点の電位に応じた電気信号がトランジスタT3を介して読み出し回路(周辺回路)に伝達される。このようにして、フォトダイオードPDに到達した光の強さに応じた信号が周辺回路に伝達される。

[0032]

以下、上記の方法によりCMOSイメージセンサを実際に製造し、リーク電流の影響を調べた結果について説明する。実施例として、上記の方法によりCMOSイメージセンサを製造した。また、リセットトランジスタT1のドレインの表面にもシリサイド膜を形成したこと以外は実施例と同様にして、比較例のCMOSイメージセンサを製造した。比較例のCMOSイメージセンサでは、シリサイド膜形成工程において、図19に示すようにフォトダイオード形成部のみ(図中



[0033]

周辺リーク電流成分及び面積リーク電流成分を直接測定することはできないが 、A/D変換器の出力からリーク電流を推定することができる。すなわち、CM OSイメージセンサを暗所において駆動し、A/D変換器の出力コードにしきい 値を設定し、そのしきい値よりも大きい信号の発生頻度により、リーク電流の大 きさを比較することができる。具体的には、A/D変換器の出力コードが500 (500mVに相当)以上の信号の発生頻度を調べた。その結果、比較例のCM OSイメージセンサでは発生頻度が数十個(A/D変換器のサンプリング時間は 26 msec)であったのに対し、実施例のCMOSイメージセンサでは0~数個 であった。このことから、実施例のCMOSイメージセンサは比較例のCMOS イメージセンサに比べてリーク電流が少ないことが確認された。また、実施例の CMOSイメージセンサでは、リセットトランジスタT1 のドレイン部にシリサ イド膜が形成されていなく、コンタクト抵抗が若干高いと考えられるが、正常に 動作しており、実用上支障ないことが確認できた。実施例のCMOSイメージセ ンサでは、リセットトランジスタT1 のドレイン部以外のソース・ドレインにシ リサイド膜が設けられているので、比較例のCMOSイメージセンサとトランジ スタパラメータが同一であり、設計上及び使用上の問題もなかった。

[0034]

なお、本発明のCMOSイメージセンサは、リセットトランジスタのゲート電圧が"H"及び"L"の2段階に変化させるものに限定されず、3段階又はそれ以上に変化させて駆動するCMOSイメージセンサにも適用できる。

[0035]

【発明の効果】

以上説明したように、本発明のCMOSイメージセンサは、フォトダイオードの不純物領域と接続する不純物領域を有するMOSトランジスタ(リセットトランジスタ)のソース・ドレインのうちフォトダイオード側の不純物領域の上に、シリサイド膜が形成されていないので、金属原子に起因するリーク電流の増大が防止され、ノイズが低減される。また、リセットトランジスタを除くMOSトラ

特2000-113473

ンジスタの不純物領域の上に、シリサイド膜が形成されており、このシリサイド 膜を介して配線と不純物領域とが電気的に接続されるので、配線と不純物領域と の間のコンタクト抵抗が低く、電気的特性の低下が回避される。

【図面の簡単な説明】

【図1】

図1は本発明の実施の形態のCMOSイメージセンサのブロック図です。

【図2】

図2は同じくそのСМОSイメージセンサの1画素を示す平面図である。

【図3】

図3は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その1)である

【図4】

図4は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その2)である

【図5】

図5は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その3)である

【図6】

図6は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その4)である

【図7】

図7は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その5)である

【図8】

図8は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その6)である

【図9】

図9は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その7)である

【図10】

図10は実施の形態のCMOSイメージセンサの製造方法を示す図であり、フォトダイオード及びリセットトランジスタ形成部における断面図(その8)である。

【図11】

図11は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その1)である。

【図12】

図12は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その2)である。

【図13】

図13は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その3)である。

【図14】

図14は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その4)である。

【図15】

図15は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その5)である。

【図16】

図16は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その6)である。

【図17】

図17は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その7)である。

【図18】

図18は実施の形態のCMOSイメージセンサの製造方法を示す図であり、周辺CMOS回路形成部における断面図(その8)である。

【図19】

図19は比較例のCMOSイメージセンサを示す平面図である。

【図20】

図20は実施の形態のCMOSイメージセンサの動作を示すタイミングチャートである。

【図21】

図21はCMOSイメージセンサの1画素の等価回路図である。

【符号の説明】

- 10…半導体基板、
- 11…シリコン窒化膜(SiN膜)、
- 12, 13, 17, 20, 23, 24, 25, 26, 28, 30, 31…レジスト膜、
 - 16…フィールド酸化膜、
 - 18…シリコン酸化膜(ゲート酸化膜)、
 - 19…アモルファスシリコン膜、
 - 21 ···WS i 膜、
 - 22, 27…シリコン酸化膜、
 - 29…サイドウォール、
 - 32, 36…Ti膜、
 - 33…シリサイド膜、
 - 3 4 …絶縁膜、
 - 35…SOG膜、
 - 35a…コンタクトホール、


- 3 7 ··· W膜、
- 37a…プラグ、
- 3 8 …導電膜、
- 39…配線、
- 41, 45, 46, 49 ··· N型不純物領域、
- 42…Nウェル、
- 43…P型不純物領域(ウェル)、
- 44…Pウェル、
- 47,48…P型不純物領域、
- PD…フォトダイオード、
- T1, T2, T3 …MOSトランジスタ。

【書類名】

図面


【図1】

イメージセンサブロック図




【図2】


イメージセンサの1画素




【図3】

CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部1)









【図4】

CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部2)




【図5】

CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部3)




【図6】

CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部4)



【図7】


CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部5)



(c)


【図8】


CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部6)




【図9】

CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部7)








【図10】

CMOSイメージセンサの製造方法 (フォトダイオード及びリセットトランジスタ形成部8) 36 Ti膜 35 34 27 - 16 43 45 46 10 (a) 37 W膜 [′]34 36 27 35 - 16 43 46 45 10 (b) 39 配線 34 37a 27 35 - 16 48 43 10

(c)


【図11】


CMOSイメージセンサの製造方法 (周辺CMOS回路形成部1)




【図12】

CMOSイメージセンサの製造方法 (周辺CMOS回路形成部2)









【図13】


ч

CMOSイメージセンサの製造方法 (周辺CMOS回路形成部3)



22 シリコン酸化膜






1.1 11 64

【図14】

14


CMOSイメージセンサの製造方法 (周辺CMOS回路形成部4)



【図15】


ч


CMOSイメージセンサの製造方法 (周辺CMOS回路形成部5)



【図16】

CMOSイメージセンサの製造方法 (周辺CMOS回路形成部6)






【図17】

CMOSイメージセンサの製造方法 (周辺CMOS回路形成部7) コンタクトホール 35a 35a -10 (a) 36 Ti膜 **-10** [\] 42 (b) 37 W膜

(c)


【図18】

CMOSイメージセンサの製造方法 (周辺CMOS回路形成部8)




【図19】

比較例のイメージセンサ




【図20】

タイミングチャート



【図21】

CMOSイメージセンサ





【要約】

【課題】 MOSトランジスタのソース・ドレインと配線との間の抵抗値を低減し、リセットトランジスタのドレイン部でのリーク電流を抑制したCMOSイメージセンサ及びその製造方法を提供することを目的とする。

【解決手段】 フォトダイオードPD形成部、及びフォトダイオードPDの不純物領域と接続した不純物領域をドレインとするリセットトランジスタT1のドレイン部の表面にシリサイド膜を形成することなく、リセットトランジスタT1のソース部及び他のMOSトランジスタのソース・ドレイン部の表面にシリサイド膜を形成する。

【選択図】 図2



識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社